pp.328-329 メインループでは、ポートCに入力された値をポートBに出力するという処理を繰り返す。 それと並行して、Timer0オーバーフロー割り込みの発生するたびにPD4の出力をトグルする。 SREGレジスタのIビットは、割り込み発生後にハードウェアによってク…