今度は、モジュールごとにシンボル化してそれぞれを回路図エディターで結線してみる。中身はあいかわらずテキストのVHDL (pp.186-207)のままである。動作は前回とまったく同じ。
引用をストックしました
引用するにはまずログインしてください
引用をストックできませんでした。再度お試しください
限定公開記事のため引用できません。