2021-01-31から1日間の記事一覧

第9講まで(パイプライン化の前まで)を実装

pp.290ff. 今度は、ROMと同じ要領でRAMもメモリーブロックへ移す。これでRAMは0~63番地まで使えるようになった。ただ、クロックの変更に関する理解が追いつかないため、テキストのVHDLのままシンボル化して配線するにとどめる。 テキストは最後の第10講でパ…

RAM: 1-PORTの使いかた

練習として8ビット×16本のRAMを作ってみる。16本なのでアドレスは4ビット幅である。 作りかたは、ROM: 1-PORTの使いかた -とほとんど同じである。 リセット直後に下の手順で動作を確認する。 write enableをLoにした状態で下の手順を実行し、データが空であ…

2つに分けていたRAMモジュールを排列化でひとつにまとめる

pp.274-276 コメントを足した以外はテキストのままである。 library IEEE; use IEEE.std_logic_1164.all; use IEEE.std_logic_unsigned.all; entity ram_dc_wb is port( CLK_DC : in std_logic; CLK_WB : in std_logic; RAM_ADDR : in std_logic_vector(7 do…