モジュールごとにシンボル化する

今度は、モジュールごとにシンボル化してそれぞれを回路図エディターで結線してみる。中身はあいかわらずテキストのVHDL (pp.186-207)のままである。動作は前回とまったく同じ。