pp.239ff.
前回までは、外部のFGからクロックを供給していた。今度は、評価ボードに実装されている48 MHz発振器(27番ピンに接続)からクロックを供給する。極端に遅くしたクロックを供給することにより、動作が目で追えるようにする。
テキストは、VHDLで構成したカウンターで分周しているが、ここではPLLも併用してみる。PLLで48 MHzから10 kHzを合成し、それを10分周し(1 kHz)、さらに10分周し(100 Hz)、さらに2分周する(50 Hz)。74162は2進、4進、8進、10進の同期カウンター。
これで、第1部のcpu15は10進表示機能以外実装できたことになる。
低速化したクロックを25番ピンから出してオシロで見た。10進カウントしているところはデューティが50%にならない。
