加減算器をさらに修正する

add命令、sub命令の単独テスト -のつづき

あまりに不格好なので、jnc命令用にVHDLを変更したのと同じようにMSBに0をパディングして最初から17ビットで計算することにする。

  • 加減算回路:
    f:id:ti-nspire:20210303081238p:plain:w600

  • 2の補数回路:
    f:id:ti-nspire:20210303080744p:plain:w600
    普通にこれでもよい:
    f:id:ti-nspire:20210303080948p:plain:w600