要するに「注目ビット」のこと。
Circuit Design with VHDL, third edition (The MIT Press), p.5
The symbol for an address decoder is presented in figure 1.4. The inputs are the address vector (a) plus an enable signal (ena). The output (b) is the signal that will activate one of the memory lines, so only one bit is different from all the others at a time (in this example, the distinct bit is 1, but it could be 0).
非公式訳:
アドレスデコーダーの記号を図1.4に示します。入力は、アドレスを表すビット列(a)とイネーブル信号(ena)です。出力(b)は、複数あるメモリーラインのうち1本だけを有効化する信号です。したがって同時に1ビットだけが他のビットとは違う値をとります。この例では1ビットだけが1になってそれ以外のビットが0になっていますが、逆に1ビットだけが0になってそれ以外のビットが1になるアドレスデコーダーもあります。
～この例では注目ビットを1にしていますが、逆に注目ビットを0にすることもあります。
