infer

/インふァー/
Circuit Design with VHDL, third edition (The MIT Press), p.75

In VHDL, forgetting to do that leads the compiler to infer latches, impairing the system speed and reliability.

非公式訳(参考: 動かしてわかる CPUの作り方10講, p.119):
VHDLでそれ(訳註: すべての状態における出力値をもれなく宣言すること)をし忘れると、(訳註: 出力値を保持するための)ラッチ回路がコンパイラーによって自動的に挿入(生成)されます。結果、システムの速度と信頼性とが損なわれます。