2021-03-26 infer Circuit Design with VHDL (The MIT Press) misc. p.116 Upon compilation of this code, a circuit that complies with the full-adder unit functionalities is inferred. 非公式訳: このコードをコンパイルすると、全加算器の機能を持つ回路(記述したVHDLどおりの回路)が生成(導出)されます。