非同期シリアルインターフェイス(UART)で送受信

今度は送受信をいっぺんに試す。受信したデータをそのまま何もせずに送り返す。シミュレーションではなく実際に回路を動かしてロジアナで確認した。

VHDL_for_Quartus_Prime/UART at main · ti-nspire/VHDL_for_Quartus_Prime · GitHub

今FPGAは'a'を受信してそのまま'a'を送り返している。