ATmega328Pデータシート(DS40002061A-page 248)抄訳(非公式訳):
- 最大の分解能を得たいときは、ADCへ供給するクロックの周波数を50 kHz～200 kHzにする。
- 分解能が10ビットも要らなければ、ADCへ供給するクロックを200 kHzよりも高くしてサンプリングレートを引き上げることは可能。
- 1回の変換には通常、ADCクロックで13サイクルかかる。ADCをオンにしたあとの(ADCSRAのADENをセットしたあとの)最初の変換だけは、ADCクロックで25サイクルかかる。
- サンプルアンドホールドに要する時間は、通常の変換の開始後にADCクロックで1.5サイクル、最初の変換の開始後だけはADCクロックで13.5サイクル。
- バンドギャップリファレンス電圧(内蔵の1.1 Vのこと)をADCへの入力に使うときは、(略～)
- 変換が完了すると、変換結果がADC Data Registerに書き込まれ、ADIF (Interrupt Flag)がセットされる。シングル変換モードのときは、ADSC (Start Conversion)が同時にクリアされる。
- 自動トリガリングモードのときは、トリガーイベントの発生時にプリスケーラーがリセットされる。そのため、トリガーイベントから変換開始までに必ず一定の遅延が生じる。このモードのときは、トリガーソース信号の立ち上がり端のあと、サンプルアンドホールドにADCクロックで2サイクルかかる。同期化ロジックにさらにCPUクロックで3サイクルかかる。
- フリーランニングモードのときは、ADSCがHのままであれば、変換完了後ただちに新たな変換が始まる。変換時間の概要については、(略～)
