附録J: DVIビデオインターフェイス / 非公式訳

pp.555-557

1. DVIインターフェイス

DVI (Digital Visual Interface)は、コンピューターからLCDモニターへ非圧縮ビデオ信号を送信する手段としてDDWG (Digital Display Working Group)が1999年に開発したディジタルビデオインターフェイス規格です(図J.1a)。その核となる技術はTMDS (transition minimized differential signaling)リンク(附録K)です。

ビデオモニターの主たる仕様の1つはピクセル数です。図J.1bに主な規格をいくつか列挙しました。そのなかでも現在最も一般的なのがFull HDです。

2. DVIインターフェイスの一般的なアーキテクチャ

DVIケーブルの両端に来るDVIインターフェイス回路を図J.2に示します。3つのブロックで構成されています(コントロールジェネレーターとイメージジェネレーターについてはあとで説明します)。1つ目のブロックがTMDSトランスミッターとTMDSレシーバーです。2つ目のブロックがディスプレイデータチャンネル(DDC)です。ディスプレイの機能(対応解像度やタイミングなど)はROMに格納されていて、このチャンネルを通じてEDID形式で読み出せます。この通信にはI2Cプロトコルが使われます(附録G)。3つ目のブロックは、アナログVGAモニターとの互換性を保つためのVGA信号ジェネレーター(附録I)です(装備されていないこともあります)。

TMDSトランシーバーにはリンクを1本ないし2本含めることができて、各リンクは3本のTMDSチャンネルで構成されます(図J.2の上側にある白い囲みを見てください)。このチャンネルを通じて、ピクセルデータ(各8ビットのR、G、B)か、コントロールデータ(チャンネルあたり2ビット。先頭のチャンネルにはHsync、Vsyncが割り当てられ、それ以外のチャンネルには、予約済みコントロールビットが最大5ペア(C0-C1、...、C8-C9)割り当てられます)か、いずれかが選択されて送信されます。dena (ディスプレイイネーブルがHiのときにはピクセルデータが送信されます。

DVIシステムのクロックは22.5 MHz (VGAモードの最低レベルである640×480×60 Hzには25 MHzが使われます)~165 MHz (最大解像度)です。ブランキングを含めて165 Mppsを超えるピクセルレートの必要なときはデュアルリンクを使わなければならず、かつ両方のリンクが同じ速度でなければなりません。

ビットレートは、送信されるデータの種類(ピクセルデータかコントロールデータか)には依存しません。なぜなら、どちらの場合もTMDSエンコーダーによって10ビットが生成されるからです(附録K)。そのため、フルスピード動作時(シングルリンクは165 Mpps、デュアルリンクは330 Mpps)は、DVIケーブルを介してビットレー1.65 Gppsで通信する必要があります。これほどの高周波で運用するためには、通常はシステムクロック周波数を高くする必要があり、それを行うのがPLL (セクション2.8)です。図J.2の中央付近に示してあります。

3. TMDSトランスミッター

TMDSリンクはDVIのなかでも特にややこしいブロックであるため、特別に附録Kで詳しく述べます。

4. DVIコネクター

DVIコネクターの全端子を図J.3に示します。各端子の用途を下にまとめました。

a) tmds0 (端子18-17、シグナルB)、tmds1 (端子10-9、シグナルG)、tmds2 (端子2-1、シグナルR)は、リンク0でRGBを送信するのに使います。それぞれ2本構成です。

b) tmds3 (端子13-12、シグナルB)、tmds4 (端子5-4、シグナルG)、tmds5 (端子21-20、シグナルR)は、リンク1でRGBを送信するのに使います。それぞれ2本構成です。

c) tmds_clk (端子23-24)はホストからデバイスへDVIクロックを送信するのに使います。2本構成です。
d) 上記7ペアのそれぞれは、シールディングカバーを備えていて、端子3、11、19、22のいずれかに接続されます。

e) EDID ROMとのI2C通信用としてDDCワイヤーが2本(端子6、7)あります。

f) モニターがオフの時にEDID ROMに電力を供給するためのワイヤーが1ペア(端子14、15)あります。

g) ホットプラグディテクション(HPD)ワイヤー(端子16)もあります。これを利用することでホストは、DVIケーブルにデバイスが接続されているかどうかが認識できます。

h) 残りの6本(R、G、B、Hsync、Vsync、R/G/B用グラウンド)はアナログ入力モニターとの互換性を保つためです。

図J.3の各端子と図J.2の各ワイヤーとの対応を確認してください。
VHDLによるVDIインターフェイスの実装例はサンプル17.7に示しました。