RAMの読み出し部を作る -と同じ動作をする回路を回路図エディターで作る。74シリーズで作るのはあとまわしにして、まずはmegafunctionsで楽に作って全体のロジックだけ確認する。最終的にはIO65_IN[15..0]を外部からのINポートに使うとの由。
RAM_0～7[15..0]には定数を接続しているが、これは動作確認のためであって、実際は端子に接続する。前回のVHDLは、存在しないアドレスが指定された場合には何もしなかったが、今回は、存在しないアドレスは指定されないことを前提とする。
